Seal 5000 系列

Seal 5000 系列FPGA概述:

  Seal 5000  FPGA同样采用正向设计,芯片软件设计流程和ISE/Quartus II/Diamond 类似,包括综合,约束,格局布线,下载编程等。芯片架构可以接受ISEQuartus的网表,在前段使用ISEIP和综合。在后端,将ISE生成的EDIFBLIF导入软件,以VTR为构架,完成布局布线,时序分析和配置编程。FPGA芯片和ISE/Quartus相容。

       Seal 5000 系列FPGA为高性能逻辑设计人员,高性能DSP设计人员和高性能嵌入式系统设计人员提供了满足逻辑、DSP、软/硬微处理器和连接功能的需求的最佳解决方案。


Seal 5000 FPGA器件系列特性:

  • 自主研发先进的低成本,低功耗FPGA架构
  • 内置锁相环(PLL)和延时锁相环(DLL),提供倍频,分频,相位转移等系统时钟功能
  • 通用输入输出端口支持高速存储器界面 ,DDR, DDR2
  • 通用输入输出端口支持1Gbps LVDS
  • 高速串行并行接口(SERDES)
  • 支持商业与工业温度等级